JSDL2采用高階伺服JSDG2S雙核控制架構(gòu),高效的FPGA電流環(huán)算法,且在生產(chǎn)工藝上導入機器人焊接及自動化測試設(shè)備,除成本更具競爭力,品質(zhì)也有質(zhì)的提升,投入市場后獲得客戶高度認可。
采用雙核心運算系統(tǒng),提高頻寬速率. 支持23bit解析度的編碼器. 增加輸入輸出: 八組DI/六組DO. 內(nèi)建Auto-Tuning功能,簡易上手操作. 低頻/高頻振動抑制,符合設(shè)備需求. 支持RS-485標準通訊.